1985 – 1988 Studium der Elektrotechnik mit Schwerpunkt Nachrichtentechnik, HAW Hamburg, Abschluss: Diplom.
1989 – 1991 Studium der Elektrotechnik mit Schwerpunkt Information Technology, Universität Bremen und Technische Universität Hamburg-Harburg, Abschluss: Diplom.
1991 – 1995 Wissenschaftlicher Mitarbeiter am Institut für Theoretische Elektrotechnik Arbeitsgruppe Digitale Systeme der Universität Bremen.
Seit 1992 Diverse Lehraufträge Elektrotechnik und Technische Informatik HAW Hamburg, TH Lübeck, HS Bremen, DHBW Stuttgart
1995 Promotion Dr.-Ing. magna cum laude
Seit 2018 Professor für Elektrotechnik und Digitale Systeme an der AKAD Hochschule Stuttgart
Verantwortliche Tätigkeiten außerhalb der Lehre
1995 – 1997 Entwicklungsingenieur und Projektleiter Philips Semiconductors
1997 – 1999 System-Ingenieur und Projektmanager Panasonic Deutschland
1999 – 2001 System-Ingenieur und Projektmanager Attachmate Deutschland GmbH
2001 – 2005 Selbstständiger Berater, Trainer und Coach
2006 – 2008 FES GmbH Dortmund Leiter Entwicklung
2008 – 2009 FES GmbH Dortmund Geschäftsführer
Seit 2009 Dr. Riege & Partner GmbH Geschäftsführer
Mitgliedschaften in wissenschaftlichen Vereinigungen
Mitglied im Verband der Elektrotechnik Elektronik Informationstechnik e.V. (VDE)
Mitglied der Informationstechnischen Gesellschaft (ITG)
Mitglied der Gesellschaft für Informatik (GI)
Publikationen
1996 Riege, M.: Ein neues Verfahren zur mod-2-Summensynthese und dessen Anwendungen in der Verifikation digitaler Schaltungen. Reihe Elektrotechnik Nr. 228. Berlin und Offenbach 1996.
1996 Riege, M.: An Architecture for MPEG-2 Source Decoding. Konferenzbeitrag zum Project 5 Workshop at NATLAB (Philips Research Center), 3.1996, Eindhoven, NL.
1994 Riege, M.: DC-Knotendiagnose nichtlinearer analoger Schaltungen und Verifikation der Äquivalenzklassen. Konferenzbeitrag zum 6. Workshop zum Thema Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, 6.- 8.5.1994, Vaals, NL.
1994 Riege, M.: Ein Verfahren zur DC-Diagnose nichtlinearer Schaltungen und Bestimmung der zugehörigen Fehleräquivalenzklassen”. Konferenzbeitrag für die GI/GME/ITG-Fachtagung Rechnergestützter Entwurf und Architektur Mikroelektronischer Systeme, 16.-17.5.1994, Oberwiesenthal.
1993 Riege, M.: Accurate Model for Current-Consumption in CMOS Combinational Logic Networks. In: Auvergne, D.; Hartenstein, R.: Power and Timing Modeling for Performance of Integrated Circuits. Bruchsal 1993.
1993 Riege, M.: An Approach to PLA Test Pattern Generation Using Reed-Muller Network. In: Proc. IFIP WG 10.5 Workshop on ”Applications of the Reed- Muller-Expansion in Circuit Design”, Hamburg, September 1993.
1993 Riege, M.: Accurate Model for Current-Consumption in CMOS Combinational Logic Networks, 3rd International Workshop Power and Timing Modelling, Optimization and Simulation PATMOS, Montpellier, France, 11.-12.10.1993.
1993 Riege, M.: Fehlersimulation mit optimierter, orthogonaler Transformation. In: GME-Fachberichte. Berlin und Offenbach 1993.
1993 Riege, M.: PLA Test Pattern Generation With Orthogonal Transform. In: Proc. IEEE International Workshop on Memory Testing, 8.1993, San Jose, CA, USA
1992 Riege, M.: Neuartige Parallelarchitekturen der 8x8 DCT für die Echtzeittransformation von HDTV-Signalen. In: ITG-Fachbericht 122. Berlin und Offenbach 1992.
1991 Riege, M.: VLSI-Architekturen der DCT für HDTV. In: GME-Fachberichte, Berlin und Offenbach 1991.
1991 Riege, M.: An Efficient Program for Logic Synthesis of Mod-2 Sum Expressions, EuroASIC ́91, Paris, France. In: Proc. IEEE Comp. Soc. Press, S. 136-141.
1991 Riege, M.: Realisierung Digitaler Schaltungen mit AND-EXOR-Struktur. Hohenhausen 1991.
